CMOS管增益公式深度解析：从物理本质到电路设计应用
在模拟集成电路设计中，增益（Gain）是衡量放大器性能指标之一。无论是运算放大器、电流镜还是共源级放大器，其核心器件——CMOS晶体管（MOSFET）的增益能力直接决定了整个系统的性能上限。
这篇文章将深入探讨CMOS管的增益公式，从基本物理模型出发，结合不同工作区域（饱和区、线性区）和不同拓扑结构（共源、共漏、共栅），系统性地解析增益的计算方法，并经过数据表格直观展示关键参数的影响。
核心概念：什么是CMOS管增益？
在模拟电路中，我们关注的是小信号电压增益（Small-Signal Voltage Gain, ）。对于单级放大器，电压增益定义为输出变化量与输入变化量之比：
对于最基本的共源放大器（Common-Source Amplifier），其电压增益核心由晶体管的跨导（Transconductance, ）和输出电阻（Output Resistance, ）决定。
基本增益公式
在理想情况下（忽略负载效应），共源级的电压增益为：
其中：- ：跨导，表示栅源电压对漏极电流的控制能力。
- ：从漏极看进去的总输出电阻。
- 负号表明共源级具有180度的相位反转。
关键参数详解： 与
要深入理解增益，必须拆解 和 的物理含义及其计算公式。
跨导
跨导反映了MOS管将输入电压转换为输出电流的能力。在饱和区， 有两种常见的表达方式：
表达式 A：基于过驱动电压 ()
洞察：在固定电流 下，降低过驱动电压 能够提高 ，从而提高增益。但 过小会导致速度变慢和失配问题。
表达式 B：基于工艺参数和尺寸
洞察：增大宽长比 或提高电流 可以增加 。
输出电阻
由于沟道长度调制效应（Channel Length Modulation），MOS管在饱和区的输出特性并非完全水平，而是具有一定的斜率，这表现为有限的输出电阻 。
- ：沟道长度调制系数。
- ：厄利电压（Early Voltage），。
- 与沟道长度 成正比：。
洞察：为了获得高增益，需要大的 ，因此需要减小 或增大 。
增益公式的综合推导
将 和 代入基本增益公式 ，我们得以得到几种形式的增益表达式。
基于过驱动电压的简洁形式
重要结论：- 增益与偏置电流 无关！ 这是一个反直觉但的结论。在饱和区，只要保持 不变，无论电流如何缩放，本征增益 保持不变。
- 增益与 成反比：减小过驱动电压可显著提高增益。
- 增益与 成正比： 随沟道长度 增加而增加，因此长沟道器件具有更高的本征增益。
基于工艺参数的形式
不同拓扑结构的增益分析
除了基本的共源级，常见的CMOS放大器拓扑及其增益公式如下：
| 拓扑结构 | 电路描述 | 电压增益 公式 | 特点 | ||||
|---|---|---|---|---|---|---|---|
| 共源 (CS) | 输入栅极，输出漏极 | $-g_m (r_o | R_L)$ | 高增益，反相，输入阻抗高 | |||
| 共漏 (CD) | 输入栅极，输出源极 | $frac{g_m (r_o | R_S)}{1 + g_m (r_o | R_S)} approx 1$ | 单位增益，同相，高输入/低输出阻抗 | ||
| 共栅 (CG) | 输入源极，输出漏极 | $g_m (r_o | R_L)$ | 同相，低输入阻抗，高频性能好 | |||
| 共源带电流源负载 | 驱动管+有源负载 | $-g_{m1} (r_{o1} | r_{o2})$ | 单级最高增益，无外部电阻 | |||
| 共源带电阻负载 | 驱动管+电阻负载 | $-g_m (r_o | R_D)$ | 增益受限于电阻精度和面积，增益较低 |
注：在电流镜负载中，，因此总输出电阻为 。
数据说明表：工艺参数对增益的影响
下表展示了在典型65nm CMOS工艺下，不同沟道长度 和过驱动电压 对本征增益 的影响。假设 ，。
| 沟道长度 () | 过驱动电压 (V) | () | () | () | 本征增益 |
|---|---|---|---|---|---|
| 0.1 (短沟道) | 0.2 | 0.15 | 66.7 | 100 | 6.67 |
| 0.5 (中等) | 0.2 | 0.03 | 333.3 | 100 | 33.3 |
| 1.0 (长沟道) | 0.2 | 0.015 | 666.7 | 100 | 66.7 |
| 1.0 | 0.1 | 0.015 | 666.7 | 200 | 133.3 |
| 1.0 | 0.05 | 0.015 | 666.7 | 400 | 266.7 |
数据分析结论：
1. 沟道长度 的作用显著：当 从0.1μm增加到1.0μm，增益提升了10倍。这是鉴于 减小， 大幅增加。
2. 过驱动电压 的影响显著：当 时， 从0.2V降低到0.05V，增益从66.7提升到266.7。这验证了 的关系。
3. 设计权衡：虽然降低 和增大 能提高增益，但会牺牲带宽（）和芯片面积。
提高CMOS增益的设计策略
根据增益公式 ，工程师可通过以下策略提高增益：
1. 增大输出电阻 ：- 增加沟道长度 ：最直接的方法，但增加面积并降低速度。
- 使用共源共栅（Cascode）结构：经由堆叠晶体管，将输出电阻从 提升到 量级，增益可提高10-100倍。
- 使用有源负载：用MOS管代替电阻负载，利用其高输出阻抗。
- 增大 ：在固定电流下，增大宽度 可降低 ，从而提高 。
- 增加偏置电流 ：注意，虽然 增加，但 会减小（），因此本征增益 不变。此方法主要用于提高带宽而非本征增益。
- 虽然负反馈会降低闭环增益，但它可以提高线性度、带宽和输入/输出阻抗的稳定性，是实际电路设计中更常用的手段。
总结
CMOS管的增益公式 看似简单，却蕴含了充足的物理内涵。理解 和 与工艺参数、几何尺寸及偏置条件的关系，是进行高性能模拟电路设计。
- 核心公式：
- 关键洞察：增益与电流无关，与 成反比，与沟道长度 成正比。
- 设计启示：追求高增益需在面积、速度和增益之间做出权衡，常采用Cascode结构或负反馈技术来实现系统级优化。
掌握这些原理，设计师便能更精准地预测和优化CMOS放大器的性能，为复杂的模拟集成电路设计奠定坚实基础。
